Dispositivi di alimentazione GaN

2. Seleziona il dispositivo GaN giusto

Utilizza i seguenti strumenti per selezionare il dispositivo

Leggi questo articolo per capire perché non si dovrebbe usare RDSon per selezionare e confrontare i dispositivi nei convertitori di potenza a commutazione.

Utilizza il calcolatore termico per FET GaN per simulare la tua soluzione

Una volta individuati alcuni dispositivi adatti alla tua applicazione, puoi valutare come funzioneranno nel tuo ambiente termico con il calcolatore termico per FET GaN. Consente di ottimizzare la soluzione termica una volta determinate le perdite.

Considera le opzioni di confezionamento

I FET GaN e i circuiti integrati di EPC sono disponibili in packaging CSP (chip-scale) e in packaging PQFN (Plastic Quad Flat No-Lead). La scelta tra CSP e PQFN dipende dai requisiti specifici dell'applicazione. Il CSP è adatto per applicazioni ad alta densità di potenza e di dimensioni limitate. I contenitori PQFN offrono un equilibrio tra alte prestazioni e facilità di produzione.

Considera l'affidabilità

L'affidabilità del prodotto è un fattore critico nella scelta del dispositivo giusto.  I dispositivi eGaN® sono in produzione in volumi da marzo 2010 e hanno dimostrato un'affidabilità molto alta sia nei test di laboratorio che nelle applicazioni ad alto volume per i clienti, con un notevole record di affidabilità sul campo.

EPC ha un ampio programma di affidabilità "test-to-failure" e pubblica regolarmente i risultati di questi studi.  Per i report sull'affidabilità più recenti, visita la pagina delle risorse sull'affidabilità.

Argomenti chiave dell'affidabilità trattati:

• Modelli di vita utile basati sulla fisica per le sollecitazioni di gate e drain
• Area operativa sicura
• Robustezza ai cortocircuiti
• Sollecitazioni meccaniche
• Sollecitazioni termomeccaniche
• Metodologia test-to-failure per prevedere con precisione la vita utile del dispositivo specifico per l'applicazione

3. Driver e controller

La scelta del driver o controller GaN giusto è fondamentale per ottenere progetti robusti e ad alte prestazioni nei sistemi di conversione di potenza GaN. In questa sezione del framework di progettazione GaN First Time Right™️ di EPC, troverai indicazioni dettagliate sui gate driver compatibili, sulle architetture dei controller (buck, boost, semiponte, raddrizzamento sincrono) e sui criteri di selezione come i tempi di fermo, il ritardo di propagazione e la protezione dei gate. Ciascuna raccomandazione è supportata da progetti di riferimento testati e da una serie di dati applicativi per aiutarti a integrare driver e controller che massimizzano l'efficienza, l'affidabilità e la velocità dei sistemi basati su GaN.

Impara a utilizzare i FET GaN con i controller e i gate driver progettati per i MOSFET al silicio.

In alcune situazioni, il progettista potrebbe voler utilizzare un gate driver o un controller generico. Questo è spesso possibile (come ad esempio nel convertitore buck EPC9153), ma è necessario esaminare alcuni punti, tra cui:

1. Tensione di bootstrap high-side "clamp" - per la conduzione di corrente inversa del FET low-side (la tensione di conduzione inversa è pari a 2,5 V e può caricare il condensatore bootstrap a oltre 7 V) per i driver a semiponte alimentati a bootstrap.
2. I FET eGaN di EPC devono essere pilotati con una tensione di accensione compresa tra 5,0 e 5,5 V, ma non inferiore a 4,5 V, e una tensione di spegnimento di 0 V. Pertanto, è necessario verificare il blocco di sottotensione (UVLO) del driver, che si consiglia di collocare nell'intervallo di 3,6 V per la disattivazione e 4,0 V per l'attivazione.
3. Poiché i dispositivi GaN possono commutare molto velocemente, il gate driver deve essere in grado di sopportare questi elevati dV/dt; si raccomanda una capacità >100 V/ns.
4. I tempi morti minimi devono essere sufficientemente bassi da ridurre al minimo le perdite per tempi morti, idealmente nell'intervallo 20-40 ns: ottimizzazione dei tempi morti per la massima efficienza
5. Potrebbe essere necessario un piccolo diodo Schottky a basso costo in parallelo con il FET inferiore. Per un esempio, consulta la scheda convertitore buck EPC9153.

Identifica un circuito integrato monolitico GaN per soddisfare i tuoi requisiti di progettazione.

4. Schema e layout

Trova e scarica lo schema per iniziare la progettazione

EPC pubblica lo schema di tutte le schede di valutazione per consentire una semplice operazione di "copia e incolla" dei progetti contenenti tutti i componenti critici e un layout che supporta prestazioni di commutazione ottimali. Seleziona la scheda di valutazione di tuo interesse dal nostro crescente elenco di progetti e trova lo schema con la distinta base e i file Gerber per iniziare la tua progettazione.

Simbolo schematico dei FET GaN

L'EPC utilizza il simbolo standard dei MOSFET per i FET GaN per facilitare il lavoro dei progettisti. I transistor GaN in modalità potenziata non hanno un body diode p-n come in un MOSFET di potenza al silicio, ma conducono nella direzione inversa in modo simile al diodo in un MOSFET di potenza. Tuttavia, poiché in un transistor GaN in modalità potenziata non ci sono portatori minoritari coinvolti nella conduzione, non c'è carica di recupero inverso. Il Q_RR è pari a zero, il che rappresenta un ulteriore vantaggio significativo rispetto ai MOSFET di potenza.

Il design consigliato per l'ottimizzazione del layout delle PCB con i FET eGaN (WP010) utilizza il primo strato interno come percorso di ritorno del loop di potenza. Questo percorso di ritorno si trova direttamente sotto il loop di potenza dello strato superiore, consentendo di ridurre le dimensioni fisiche del loop. Varianti di questo concetto possono essere implementate posizionando i condensatori di bus accanto al dispositivo high-side, accanto al dispositivo low-side o tra i dispositivi low-side e high-side, ma in tutti i casi il loop è chiuso nello strato interno proprio sotto i dispositivi. Un concetto simile è utilizzato anche per il loop di gate, con il loop di gate di ritorno situato direttamente sotto i resistori di gate ON e OFF.

Inoltre, per ridurre al minimo l'induttanza a sorgente comune tra i loop di potenza e di gate, i loop di potenza e di gate sono disposti perpendicolarmente l'uno all'altro e viene utilizzata una via accanto alla piazzola di alimentazione più vicina alla piazzola di gate come connessione Kelvin per il percorso di ritorno del gate driver.

Linee guida per un efficace collegamento in parallelo dei dispositivi GaN

Per le applicazioni di maggiore potenza, può essere necessario posizionare più transistor in parallelo e farli comportare come un unico dispositivo. I dispositivi GaN funzionano molto bene in parallelo perché:

• L'RDSon ha un coefficiente termico positivo, quindi nello stato On la corrente si autobilancia in base alla temperatura del dispositivo
• Il QG del FET GaN è molto più basso di quello del MOSFET Si, quindi i requisiti e le perdite nel gate driver sono ridotti al minimo
• La VTH del FET GaN è molto stabile in temperatura, rispetto al coefficiente termico fortemente negativo del MOSFET Si, il che consente una buona condivisione della corrente anche durante gli eventi di commutazione

Tuttavia, per garantire una buona condivisione della corrente in regime dinamico, è importante prestare attenzione anche al layout:

• Per ogni FET GaN devono essere utilizzati resistori di gate individuali, posizionati vicino ai FET
• Tutte le induttanze parassite nel layout devono essere mantenute il più possibile simili per ogni dispositivo in parallelo, sia per il loop di potenza che per il loop di gate
• Per le applicazioni ad alte prestazioni, si consiglia una tecnica di layout che prevede il collegamento in parallelo dei semiponti anziché di singoli dispositivi: collegamento in parallelo di transistor GaN ad alta velocità (AN020). Un esempio di implementazione è mostrato in EPC90135: scheda di valutazione parallela da 100 V, 45 A
• Per un approccio più semplice di un layout in parallelo con 4 dispositivi in parallelo, si consiglia la tecnica utilizzata nel progetto di riferimento dell'azionamento motore EPC9186: 150 ARMS, Inverter per azionamento motore BLDC trifase con tensione di ingresso ampia

Un esempio di layout parallelo con 4 dispositivi in parallelo è EPC90135: scheda di valutazione parallela da 100 V, 45 A

Best practice per la progettazione del footprint dei FET eGaN

Molti componenti EPC sono offerti in un contenitore Wafer Level Chip Scale Package (WL-CSP) con un passo piccolo fino a 400 µm. Ciò significa che una corretta progettazione del footprint della PCB è essenziale per un assemblaggio coerente e affidabile del dispositivo GaN. Raccomandazioni dettagliate sono disponibili qui: How2AppNote008 - Progettazione dei footprint PCB per IC con FET eGaN; i land pattern consigliati (apertura della maschera di saldatura) e i progetti di stencil sono forniti in ciascuna scheda tecnica. EPC fornisce anche una libreria Altium con tutti i footprint EPC. Il video Progettazione del footprint – Indipendente dal sistema CAD PCB propone ai clienti una spiegazione dettagliata di come creare i propri footprint.

EPC raccomanda l'uso di una piazzola definita da maschera di saldatura (Solder Mask Defined, SMD) rispetto a una piazzola non definita da maschera di saldatura (Non-Solder Mask Defined, NSMD) per due motivi:

• Il footprint SMD consente di ottenere una minore induttanza e migliora l'allineamento durante la rifusione.
• Un footprint NSMD ha una maggiore probabilità di disallineamento del die durante il processo di rifusione, che può ridurre l'area effettiva di contatto del rame e quindi degradare il giunto di saldatura e la capacità di trasporto di corrente del dispositivo.

Il design serigrafico consigliato da EPC deve includere:

• 4 segni di registrazione angolari che delineano la forma del componente.
• Linee tracciate con un tratteggio stretto e aperto: un rettangolo a linea continua che circonda il componente, impedendo così al flussante di allontanarsi dal die durante la lavorazione a rifusione, può creare una barriera per il flussante e intrappolarlo sotto il componente.
• Identificatore unico del Pin uno.

Se desideri che il team EPC riveda il tuo progetto una volta completati gli schemi e il layout, invia la richiesta a info@epc-co.com

5. Calcolo delle perdite

Simula le prestazioni elettriche con i dispositivi GaN

La possibilità di simulare i dispositivi GaN senza utilizzarli praticamente è un passo estremamente importante nel processo di progettazione. Per le simulazioni elettriche più dettagliate, EPC utilizza un ibrido di funzioni basate sulla fisica e fenomenologiche per ottenere un modello spice compatto con caratteristiche di simulazione e convergenza accettabili, compresi gli effetti della temperatura per i parametri di conducibilità e soglia. Questi sono disponibili alla pagina Modelli di dispositivi EPC, mentre la sezione Simulazione di circuiti con modelli di dispositivi EPC fornisce un approfondimento su questi modelli. I formati di modello supportati sono P-SPICE, LTSPICE, TSPICE, SIMPLIS/SIMetrix e Spectre. Nella pagina del modelli sono inclusi anche STEP, Modelli termici e la Libreria Altium EPC.

6. Gestione termica

Massimizza la potenza con design avanzati dei dissipatori di calore

È importante notare che i FET GaN EPC possono sfruttare il raffreddamento bilaterale per massimizzare le capacità di dissipazione del calore nei progetti ad alta densità di potenza. Questo aspetto è trattato in dettaglio in How2AppNote012 - Come ottenere maggiore potenza da un convertitore eGaN.

Ottimizza il raffreddamento con materiali di interfaccia termica di qualità superiore

I materiali di interfaccia termica (TIM) sono una parte fondamentale del sistema di raffreddamento quando si utilizza il raffreddamento dall'alto. Poiché i dispositivi GaN sono molto piccoli, un raffreddamento efficace si basa sull'effetto di diffusione del calore del dissipatore, ma lo strato TIM non ne beneficia. A causa della sua superficie ridotta, lo strato TIM finisce per contribuire in modo significativo alla Rth,J-A complessiva, e quindi l'uso di materiali ad alta conducibilità termica è molto vantaggioso. Lo strato TIM ha anche un secondo ruolo molto importante: isolare elettricamente i dispositivi GaN dal dissipatore di calore, poiché la parte superiore dei FET GaN EPC è collegata al potenziale di sorgente.

EPC ha raccolto alcune informazioni sui materiali TIM per aiutare i progettisti nella loro ricerca:

7. Assemblaggio

Caratterizzazione visiva

Quando si avvia un nuovo processo di produzione, è comune impostare ispezioni visive. Per semplificare questo processo, le descrizioni dettagliate delle caratteristiche fisiche dei FET e dei circuiti integrati EPC, compresi i criteri visivi che tutti i dispositivi devono soddisfare prima di essere rilasciati per la spedizione ai clienti, sono riportate nella Guida alla caratterizzazione visiva dei circuiti integrati e dei FET GaN in modalità potenziata

8. Misurazione

I FET GaN possono commutare molto più velocemente dei MOSFET Si.

Confronto tra i nodi di commutazione a 15 A (convertitore buck a 48 Vin, 12 Vout)

Questo può causare problemi durante la fase di misurazione.

Per ulteriori dettagli, vedere AN023 Misurazione precisa dei transistor GaN ad alta velocità

Suggerimenti

Le alte prestazioni dei FET GaN sottolineano la necessità di buone tecniche di misurazione per i circuiti ad alta velocità.

1. L'anello di massa deve essere ridotto al minimo utilizzando una clip a molla
2. La posizione di tastatura deve essere mantenuta il più vicino possibile al dispositivo da testare

Requisiti di larghezza di banda

Se si utilizzano sistemi o sonde con una larghezza di banda insufficiente, non è possibile misurare con precisione le forme d'onda reali di un convertitore tipico. Si raccomanda una larghezza di banda di 500 MHz per i convertitori tipici e di almeno 1 GHz per alcune applicazioni specifiche come il LIDAR.

Effetto della larghezza di banda della sonda/sistema sulla forma d'onda catturata (scheda basata su EPC9080)

Sonde differenziali

Di particolare interesse è la misura del gate high-side in una tipica configurazione a semiponte. Oltre ai requisiti precedenti in termini di larghezza di banda e di configurazione della misurazione, questa misurazione presenta ulteriori requisiti: 

1. Isolamento galvanico: sebbene i canali matematici possano essere utilizzati per ricostruire il gate high-side, questo metodo è suscettibile al rumore e all'accoppiamento errato tra le due sonde. Si consiglia una sonda differenziale
2. Grande rapporto di reiezione di modo comune (CMMR)
3. Tensione nominale di modo comune > tensione di ingresso (buck) o di uscita (boost)
4. Impedenza di ingresso elevata, preferibilmente >10 MΩ || <2 pF 

I produttori di apparecchiature di test hanno sviluppato sonde differenziali ad alte prestazioni idonee a questo scopo: ad esempio le sonde Tektronix IsoVu, LeCroy DL-ISO e PMK Firefly.

Misurazioni a doppio impulso

Questo metodo di misurazione è comunemente utilizzato per misurare direttamente le perdite di commutazione dei dispositivi a semiconduttore utilizzando la funzione matematica di un oscilloscopio per moltiplicare le forme d'onda di corrente e tensione istantanea e quindi integrarle. I metodi precedenti possono essere applicati per misurare la tensione, ma la misurazione della corrente presenta ulteriori problemi:

• Requisiti di larghezza di banda: i sensori di corrente attivi hanno difficoltà a raggiungere la precisione e la larghezza di banda richieste, quindi gli shunt di corrente sono ancora il metodo preferito
• Gli shunt di corrente richiedono l'interruzione del loop di alimentazione e l'inserimento del sensore. L'aumento dell'induttanza ad anello può modificare in modo significativo i risultati di misurazione

Per questi motivi, EPC non consiglia di eseguire test a doppio impulso, ma di utilizzare modelli Spice (e un modello calibrato se è necessaria una maggiore precisione): Modelli di dispositivi EPC

I produttori di apparecchiature di test stanno lavorando su questo tema; consulta l'articolo Accurate Caratterizzazione accurata dei FET GaN a bassa tensione e in fattore di forma compatto.