Software di progettazione Quartus® Prime

Il software Quartus Prime di Altera, con tempi di compilazione rapidi, accelera lo sviluppo di FPGA assicurando ai progetti più grandi riduzioni ancora maggiori

Image of Altera Quartus® Prime Design SoftwareIl software Quartus Prime di Altera offre miglioramenti nelle tre aree chiave più importanti per la maggior parte dei progettisti: prestazioni, produttività e facilità d'uso. Supporta le ultime famiglie di FPGA e SoC Agilex™ 7 e Agilex 5, assicurando un'esperienza di sviluppo fluida per applicazioni all'avanguardia. È ora disponibile per il download il supporto per la famiglia di FPGA e SoC Agilex 3, nonché per l'FPGA MAX 10 con opzioni di contenitore che caricano 485 I/O in un contenitore di 19 x 19 mm2.

I tempi di compilazione rapidi consentono ai progettisti di accelerare lo sviluppo di FPGA e i progetti più grandi beneficiano di riduzioni ancora maggiori. Le ottimizzazioni avanzate del compilatore riducono inoltre in modo significativo i requisiti di memoria virtuale di picco, assicurando la compilazione della maggior parte dei progetti FPGA entro 64 GB di memoria. Ulteriori impostazioni per ridurre il tempo di compilazione sono disponibili nel manuale d'uso del compilatore.

Il software Quartus Prime introduce il supporto per l'analisi simultanea, consentendo ai progettisti di analizzare i risultati (tempi, visualizzazioni Netlist e rapporti di compilazione) mentre la compilazione è ancora in corso. La riconfigurazione parziale (PR) consente l'aggiornamento dinamico delle sezioni dell'FPGA. Allo stesso tempo, il resto del progetto continua a funzionare e l'assistente di progettazione aiuta a individuare tempestivamente potenziali problemi di progettazione fornendo indicazioni e raccomandazioni in tempo reale, migliorando la qualità e l'efficienza complessiva del progetto.

I progettisti possono sfruttare gli strumenti di programmazione FPGA di Quartus basati sul cloud, disponibili in container Docker Hub, per accelerare le applicazioni ad alte prestazioni in un ambiente di cloud computing. Per saperne di più, consultare le risorse indicate di seguito.

Caratteristiche
  • Tempo di compilazione veloce: gli algoritmi ottimizzati di sintesi e place-and-route riducono il tempo di compilazione dei progetti, con vantaggi maggiori per i progetti più grandi
  • Licenze IP estese e gratuite, inclusi Nios® V e altri IP, con funzionalità di auto-fetch per la facile integrazione
  • Riduzione dei picchi di utilizzo della memoria virtuale: la maggiore efficienza della memoria garantisce la compilazione della maggior parte dei progetti in meno di 64 GB di memoria
  • Stima basata sull'apprendimento automatico: la stima dell'area post-sintesi guidata dall'IA migliora l'accuratezza e l'ottimizzazione dei progetti
  • Preset IP sulla scheda: impostazioni predefinite per interfacce quali DisplayPort™, PCIe® con PIO e High Bandwidth Memory (HBM) con Network-on-Chip (NoC), per semplificare la progettazione del sistema
  • Librerie di simulazione precompilate: componenti precompilati espansi, riducendo i tempi di compilazione e migliorando l'efficienza della simulazione
  • Sviluppo del software embedded migliorato: migliori strumenti e flussi di lavoro per gli ingegneri del software embedded
  • Visualizzazione NoC e modelli di simulazione NoC accurati dal punto di vista dei cicli: migliore rappresentazione di collegamenti, switch e congestione per progetti NoC ottimizzati
  • Disponibile in container Docker: consente ambienti di sviluppo flessibili con supporto per la compilazione di FPGA nel cloud
  • Processori Nios V: processori soft basati su RISC-V potenziati di Altera con prestazioni migliorate, utilizzo ridotto delle risorse e nuove caratteristiche architettoniche
Applicazioni
  • Assistenti alla progettazione: fornisce un controllo in tempo reale delle regole di progettazione per aiutare la chiusura rapida della temporizzazione e migliorare la qualità complessiva del progetto
  • Cruscotti di esplorazione Quartus: strumenti di visualizzazione e debug per una migliore comprensione del progetto
  • Esplorazione dello spazio di progettazione: strumenti per valutare più configurazioni di progettazione e ottimizzare potenza, prestazioni e utilizzo delle risorse
  • Analizzatori di collegamento avanzati: supporto aggiornato per i transceiver F-tile FHT e FGT, oltre a una piattaforma/motore di simulazione migliorato
  • PR: aggiornamento dinamico delle sezioni di un FPGA mentre il resto del progetto continua a funzionare
  • Analizzatori logici di segnale: strumento di debug embedded per il monitoraggio del segnale in tempo reale e la verifica del sistema
Data di pubblicazione: 2025-05-05