Funktionalität des JK-Flipflops

Einführung

Flipflops sind integrierte Schaltungen, die ein einzelnes Bit binärer Daten in einem von zwei stabilen Zuständen speichern können. Sie werden häufig für Zähler, Register, Frequenzteiler und, für das hier verwendete Beispiel, für eine sequentielle Logikschaltung, auch bekannt als astabiler Multivibrator, verwendet.

Es gibt viele verschiedene Arten von Flipflops mit gemeinsamen Merkmalen wie Set- und Reset-Eingängen, Löscheingängen, Voreinstellungen, Takteingängen und komplementären Logikausgängen. Sie werden durch einen Übergang der steigenden oder fallenden Flanke am Takteingang ausgelöst. Gängige Typen beinhalten das SR-Flipflop, das D-Flipflop oder das T-Flipflop. JK-Flipflops werden manchmal als „universell“ bezeichnet, da sie so konfiguriert werden können, dass sie viele der anderen Typen emulieren.

Funktionalität des JK-Flipflops

Bei der Arbeit mit Flipflops ist es wichtig, die Wahrheitstabelle aus dem Datenblatt der Komponente zur Hand zu haben, um die Ausgangseigenschaften in Abhängigkeit von den verschiedenen Eingangsoptionen und Taktübergängen zu bestimmen. Der CD74HCT73Evon Texas Instruments zum Beispiel ist ein typischer Dual-JK-Flip-Flop mit charakteristischen Signalmassen und einer leicht ablesbaren Wahrheitstabelle.

Es gibt zwei grundlegende Logikwerte, die man sich merken sollte: Der Q(Strich)- oder Nicht-Q-Ausgang ist immer das Komplement des Q-Ausgangs, und es gibt nur vier JK-Eingangskonfigurationen, die den Ausgang bestimmen, wenn der Takteingang von High-Pegel auf Low-Pegel wechselt. Siehe Abbildung 1 für die möglichen JK-Konfigurationen. Der Begriff Toggle (Umschalten) bedeutet, dass der aktuelle Zustand der Ausgänge Q und Nicht-Q umgeschaltet wird, wenn J und K beide auf High-Pegel liegen und der Takt von High-Pegel auf Low-Pegel wechselt (Bedingung 4 in der Wahrheitstabelle).

Abb. 1. Typische Datenblatt-Wahrheitstabelle für JK-Flipflops.

Die genannten grundlegenden Logikwerte berücksichtigen nicht den Reset-Eingang (R), der dem Flipflop einen Anfangszustand verleiht, wenn der Reset auf Low-Pegel gehalten wird. Der Begriff „irrelevant“ wird im Datenblatt in Bezug auf die Takt- und JK-Eingänge verwendet, wenn der Reset einen Low-Pegel führt. Änderungen an diesen Eingängen haben keine Auswirkung auf den Ausgang, bis der Reset auf High-Pegel geschaltet wird und ein Taktübergang empfangen wird.

Punkt zum Nachdenken: Wenn ein Flipflop zum ersten Mal eingeschaltet wird, wird sein Ausgang nicht automatisch auf einen bekannten Zustand gesetzt. Da sich nicht vorhersagen lässt, welcher Ausgangszustand vorherrschen wird, bietet der Reset-Eingang die Möglichkeit, den Ausgang nach dem Einschalten auf einen bekannten Zustand zu initialisieren.

Beispiel einer sequenziellen Logikschaltung: Morsezeichen-Generator

Es braucht drei Punkte, um eine Strich zu machen

Der Digi-Keyer (Morsezeichengenerator) hat viele Komponenten mit spezifischen Aufgaben. Um die Rolle der Flipflops zu verdeutlichen, werden verwandte Elemente mit den Flipflops FF1 und FF2 einbezogen. Siehe Abbildung 2 für die schematische Darstellung des Punkt-Strich-Zeichenerzeugungsteils des Digi-Keyers.

Abb. 2. Flipflop-Zeichenbildungsschaltung des Digi-Keyers

Bevor wir uns mit der Erstellung von Zeichen (Punkte und Striche) beschäftigen, muss die Funktion des NOR1-Logikgatters erklärt werden. NOR1 ist nicht nur die erste Stufe der Zeichenausgabeschaltung. Sie ermöglicht es auch einer Zeitschaltung, regelmäßige Impulse an FF1 zu liefern, solange der NOR1-Ausgang auf einem Low-Pegel liegt. Wenn der NOR1-Ausgang auf High-Pegel schaltet, werden die Impulse am Ende des aktuellen Zeitzyklus beendet.

Das Drücken des Punktzeichen-Paddle-Schalters löst einen ersten High-Low-Übergangsimpuls von der Zeitschaltung zum C-Eingang von FF1 aus. Die Ausgänge Q und Nicht-Q schalten um, weil die JK-Eingänge beide auf High-Pegel liegen. Nicht-Q veranlasst NOR1, ein Low-Signal an den Zeitgeber zurückzugeben, was anzeigt, dass eine Punktzeichenerzeugung im Gange ist. Nach Beendigung der Timing-Funktion wird ein weiterer Impuls an FF1 gesendet, der ihn wieder in den Normalzustand versetzt. Während der Punktzeichenbildung löst der Q-Ausgang von FF1 den C-Eingang von FF2 aus, aber da das Strichzeichen-Paddle nicht gedrückt wurde (J-Eingang von FF2 liegt auf Low-Pegel), folgt der Ausgang von FF2 der Bedingung 3 aus der Wahrheitstabelle in Abbildung 1. Abbildung 3 zeigt die sich daraus ergebende sequentielle logische Wahrheitstabelle für die Erzeugung eines einzelnen Punktzeichens.

Abbildung 3: Wahrheitstabelle der sequentiellen Logik für die Punktzeichenbildung.

Das Drücken des Strichzeichen-Paddles löst ebenfalls einen Anfangsimpuls der Zeitschaltung aus, der FF1 umschaltet und den J-Eingang von FF2 auf High-Pegel setzt, wodurch auch die FF2-Ausgänge umgeschaltet werden. Da der Q-Ausgang von FF2 auch den NOR1-Ausgang auf Low-Pegel triggert, werden die Zeitimpulse fortgesetzt. Der Ausgang von NOR1 geht erst dann wieder auf High-Pegel, wenn FF1 und FF2 beide in ihren normalen Zustand zurückgekehrt sind, was drei Punktzeichen-Zyklen erfordert. Abbildung 4 zeigt die sich daraus ergebende sequentielle logische Wahrheitstabelle für die Erzeugung eines einzelnen Strichzeichens.

Abbildung 4: Wahrheitstabelle der sequentiellen Logik für die Strichzeichenbildung.

Die Zeit, die die Flipflops benötigen, um in ihren normalen Zustand zurückzukehren, hängt von der Zeit ab, die zwischen den Übergängen von High-Pegel zu Low-Pegel vergeht. In diesem Beispiel ist die Low-Pegel-Zeit eines Impulszyklus auf 8 ms festgelegt, die High-Pegel-Zeit ist jedoch in der Zeitschaltung von 15 bis 150 ms einstellbar. Bei der langsamsten Einstellung sind die Punktzeichen etwa 158 ms lang, die Striche etwa 474 ms. Der abschließende Übergang von High-Pegel zu Low-Pegel, der FF1 und FF2 wieder in ihren normalen Zustand versetzt, geht nach 8 ms wieder auf High, was zu einem festen Abstand zwischen den Zeichen führt, wenn eines oder beide Paddles geschlossen (High) gehalten werden.

Ein weiterer Punkt zum Nachdenken: Beim Einschalten der Schaltung können sich FF1 und FF2, wie bereits erwähnt, in zufälligen logischen Zuständen befinden. Wenn ein beliebiger Zustand zu einem Low-Pegel am Ausgang von NOR1 führt, beginnt die Zeitschaltung mit dem Senden von Impulsen, bis FF1 und FF2 ihren normalen Zustand erreichen. Dies hat zur Folge, dass die Flipflops nach dem Einschalten automatisch in ihren normalen Zustand initialisiert werden, ohne dass der Reset-Eingang verwendet wird.

Zusammenfassung

Es kann schwierig sein, der Flipflop-Logik Schritt für Schritt zu folgen, und deshalb ist die Erstellung von Wahrheitstabellen wie in den Abbildungen 3 und 4 hilfreich, um die im Hintergrund ablaufende Arbeit zu visualisieren. In diesem Beispiel wurde eine mehrstufige sequentielle Logik ohne einen Mikrocontroller oder einen festen, ständig laufenden Taktgeber ausgeführt. Die Ausgänge der Flipflops sind insofern gespeicherte Daten, als eine bewusste Änderung des Eingangs eine Änderung des Ausgangs bewirkt. Auch diese Daten sind jedoch flüchtig. Wenn die Stromversorgung unterbrochen wird, gehen die Daten verloren. Das Ziel des Morsezeichengenerators ist es nicht, Daten zu erzeugen. Die Flip-Flops dienen dazu, sich an einen früheren Zustand zu erinnern, um den nächsten Zustand zwischen den Übergängen der Taktimpulse von hoch nach niedrig zu bestimmen.

Ressourcen:

Quasi-Sinus aus Rechteckwellen erzeugen

Wie funktioniert der Digi-Keyer

Aktualisierung des Original-Digi-Keyers

Was sind RC-Zeitschaltungen?

Zusammenbau des Digi-Keyers

Sind Sie daran interessiert, den Digi-Keyer zu bauen und zu lernen, wie er funktioniert? DigiKey bietet im folgenden Repository den vollständigen Satz von Plänen, Stücklisten, Programmiercode, Platinenlayout-Dateien und mehr:

https://media.digikey.com/pdf/Project%20Repository/Digikeyer.zip