Controllo delle sequenze di accensione e spegnimento

Di Art Pini

Contributo di Editori nordamericani di Digi-Key

Microprocessori, FPGA, DSP, convertitori analogico/digitale (ADC) e dispositivi system-on-chip (SoC) funzionano di solito su più rail di tensione. Per evitare blocchi, situazioni di conflitto sul bus e correnti di inserzione elevate, i progettisti hanno bisogno che le linee vengano accese e spente in un ordine specifico. Questo processo è noto come controllo della sequenza di alimentazione o sequenziamento della potenza e per implementarlo in modo efficace sono disponibili numerose soluzioni.

I dispositivi complessi che richiedono il sequenziamento della tensione possono avere rail di tensione per i core e i blocchi analogici che devono essere alimentati prima dei rail degli I/O digitali. Alcuni progetti possono richiedere sequenze diverse, ma per evitare problemi è sempre necessario un adeguato sequenziamento di accensione e spegnimento.

I vari sequenziatori, monitor e supervisori di alimentazione nati per fornire rampe di salita e spegnimenti efficaci hanno anche adottato tecniche per monitorare i livelli di tensione e corrente per calcolare i livelli di potenza con l'obiettivo di proteggere circuiti integrati e sottoassiemi complessi.

Questo articolo spiegherà in dettaglio il sequenziamento della potenza, le specifiche e le tecniche della sequenza e come applicare sequenziatori per ottenere la temporizzazione e la sequenza specificate per il rail di alimentazione.

Perché preoccuparsi del sequenziamento della potenza?

Gli FPGA e altri circuiti integrati complessi simili sono ripartiti internamente in molti domini di potenza. La maggior parte di questi circuiti integrati richiede un ordine specifico di attivazione e disattivazione del dispositivo. Ad esempio, gli FPGA generalmente alimentano separatamente la logica del core, i blocchi di I/O e i circuiti ausiliari.

Il core in genere comprende il processore e la base logica dell'FPGA. Questo dominio è caratterizzato da un profilo di potenza a bassa tensione e alta corrente. A causa della tensione estremamente bassa, i requisiti di precisione sono molto elevati e, data la natura dinamica del carico digitale, le prestazioni sui transitori devono essere eccellenti. Il blocco dell'I/O rappresenta i vari ingressi e uscite dell'FPGA. I requisiti di tensione dipendono dal tipo di interfaccia. In genere i livelli di tensione saranno maggiori di quelli del core. L'assorbimento di corrente varia a seconda di tipo, numero e velocità dell'I/O.

La circuiteria ausiliaria comprende i circuiti analogici sensibili al rumore in un FPGA, come i circuiti ad aggancio di fase (PLL) e altri elementi circuitali analogici. I requisiti di corrente sono abbastanza bassi, ma la tensione di ripple è un problema notevole e deve essere ridotta al minimo. Il ripple nelle sezioni analogiche può causare un jitter e un rumore di fase eccessivi nei PLL oltre a risposte spurie negli amplificatori.

L'attivazione dell'alimentazione per ciascun dominio nell'ordine errato può causare problemi e danni all'FPGA. Tenere presente che la sezione I/O è basata su trasmissione e ricezione di dati su un bus tristate. Il controllo dell'I/O è gestito dal core. Se il dominio dell'I/O viene attivato prima del core, i pin di I/O si portano su stati indeterminati. Se i componenti del bus esterno sono attivi, potrebbe verificarsi una contesa del bus con conseguente corrente elevata nei driver di I/O. A fronte di quanto detto, il core dovrebbe essere attivato prima del dominio dell'I/O. È importante consultare le specifiche del fornitore dell'FPGA per individuare la sequenza raccomandata di accensione e spegnimento, nonché le tensioni differenziali massime tra i rail di alimentazione.

Anche dispositivi come gli amplificatori operazionali di potenza hanno due domini di potenza: il dominio analogico e il dominio digitale. Il dominio digitale fornisce alimentazione ai flag di stato diagnostici degli amplificatori per eventi di sovratemperatura e sovracorrente. Questo dominio supporta anche la funzionalità di attivazione/spegnimento dell'amplificatore. Le specifiche del dispositivo richiedono che il dominio digitale sia attivato prima dell'alimentazione analogica, affinché questi flag di stato siano operativi prima che il dominio analogico venga attivato. In tal modo si evitano danni al dispositivo.

Metodologia della sequenza di attivazione/disattivazione

Esistono tre tipi molto diffusi di sequenziamento multi-rail (Figura 1). Il tipo più utilizzato è quello sequenziale in cui un rail di alimentazione viene alimentato per primo, quindi, dopo un certo tempo di ritardo, viene alimentato il successivo. Il ritardo è impostato in modo che il primo rail completi la regolazione prima dell'avvio del secondo.

Schema di tre tecniche per il sequenziamento della potenza

Figura 1: Tre tecniche per il sequenziamento della potenza. Le tensioni devono salire uniformemente a prescindere dalla tecnica utilizzata. Diversamente, il dispositivo potrebbe non essere inizializzato correttamente a causa di un calo imprevisto della tensione durante l'avvio. (Immagine per gentile concessione di Digi-Key Electronics)

La seconda tecnica di sequenziamento è raziometrica. In questa tecnica i rail si attivano tutti assieme e raggiungono le tensioni nominali contemporaneamente. Per raggiungere nello stesso momento la regolazione, il tempo di salita dei rail deve essere proporzionale alla loro tensione.

Alcuni dispositivi potrebbero non tollerare le differenze di tensione istantanee che si verificano prima del raggiungimento della regolazione. Durante questa fase, il dispositivo potrebbe assorbire una corrente più elevata.

Il terzo approccio, l'avvio simultaneo, riduce al minimo le differenze istantanee delle tensioni. Questa tecnica riduce la portata e la durata di tali sollecitazioni. Un modo piuttosto comune per implementare questo metodo è l'accensione simultanea, in cui i rail di tensione salgono insieme e alla stessa velocità, con il rail più alto, in genere quello dell'I/O, che prosegue la salita anche dopo che il rail di tensione inferiore o del core ha raggiunto il suo valore finale.

Le tensioni devono salire uniformemente a prescindere dalla tecnica utilizzata. Diversamente, il dispositivo potrebbe non essere inizializzato correttamente a causa di un calo imprevisto della tensione durante l'avvio.

Inoltre, può essere applicato un avvio graduale per limitare le correnti di inserzione durante l'avvio. Questa pratica limita la corrente durante l'avvio, consentendo la carica graduale della capacitanza del rail di alimentazione all'avvio.

Gli spegnimenti dell'alimentazione sono generalmente previsti in ordine inverso rispetto all'avvio.

La scelta della tecnica di avvio o spegnimento da utilizzare dipende dalle specifiche del dispositivo.

Esempi di sequenziamento della potenza

L'avvio simultaneo è relativamente facile da configurare. L'uscita di tensione più alta è collegata a uno o più ingressi di uno o più regolatori di tensione inferiore (Figura 2).

Grafico di avvio simultaneo di alimentazioni da 5 V e 3,3 V

Figura 2: L'avvio simultaneo di alimentazioni da 5 V e 3,3 V si ottiene con il collegamento in serie dei regolatori. (Immagine per gentile concessione di Digi-Key Electronics)

In questo esempio la tensione più alta corrisponde all'alimentazione a 5 V. Tale valore viene alimentato anche nel regolatore da 3,3 V. Sono illustrate le uscite da 5 V e 3,3 V mentre salgono contemporaneamente con una differenza di tensione minima fino al punto di regolazione dell'alimentazione a 3,3 V.

Il miglior modo di implementare la tecnica sequenziale è quello di usare un sequenziatore integrato come LM3880 di Texas Instruments. LM3880 è un sequenziatore di alimentazione semplice che può controllare più regolatori o alimentazioni indipendenti utilizzando i loro ingressi di abilitazione.

Quando il sequenziatore LM3880 è abilitato, rilascia sequenzialmente i suoi tre flag di output con ritardi di tempo specifici tra di essi. In tal modo viene dato l'avvio delle alimentazioni collegate. Durante lo spegnimento i flag di uscita seguiranno una sequenza inversa. Con il software WEBENCH Power Designer di Texas Instruments viene proposto un progetto di esempio con l'uso di LM3880 (Figura 3). Questo strumento software gratuito aiuta lo sviluppatore a progettare circuiti relativi all'alimentazione fornendo schemi, distinte dei materiali e risultati simulati. La figura mostra lo schema e i grafici, l'abilitazione e le tre uscite dei flag.

I tempi di ritardo e l'ordine della sequenza in LM3880 sono fissi, ma personalizzabili in fabbrica usando la EPROM incorporata. Texas Instruments offre anche un ritardo programmabile del condensatore nel sequenziatore LM3881.

Immagine della schermata di WEBENCH Power Designer di Texas Instruments

Figura 3: Schermata di WEBENCH Power Designer di Texas Instruments per schema e grafico progettuale con LM3880 dei flag di ingresso di abilitazione e di uscita destinati al controllo delle alimentazioni o dei regolatori esterni. (Immagine per gentile concessione di Digi-Key Electronics)

Il sequenziatore/supervisore di tensione LTC2937 di Analog Devices è un dispositivo leggermente più sofisticato. Come LM3880, LTC2937 può controllare l'ordine e il ritardo di un massimo di sei alimentazioni o regolatori (Figura 4).

Schema di LTC2937 di Analog Devices che può controllare la sequenza di un massimo di sei alimentazioni

Figura 4: LTC2937 può controllare la sequenza di un massimo di sei alimentazioni monitorando al contempo le tensioni dei rail di alimentazione. È possibile sincronizzare più dispositivi tramite un singolo filo per controllare fino a 300 alimentazioni. (Immagine per gentile concessione di Analog Devices)

Oltre a sequenziare fino a sei rail di alimentazione, effettua il monitoraggio delle tensioni su di essi per rilevare sovratensioni, sottotensioni, interruzioni e accensioni in stallo. In caso di guasto, il dispositivo può essere programmato per arrestare o riavviare le alimentazioni. Le condizioni di errore vengono registrate nella EEPROM interna. LTC2937 può essere programmato e controllato tramite I2C o SMBus. La programmazione è supportata dal software GUI LTpowerPlay di Analog Devices. L'EEPROM consente il funzionamento autonomo senza software. Quando un sistema richiede più di sei rail di alimentazione, è possibile collegare più LTC2937 per controllare fino a 300 alimentatori.

Per processori multicore complessi, FPGA e altri dispositivi SoC, Texas Instruments offre l'unità di gestione dell'alimentazione multi-rail configurabile TPS650860. Questo singolo CI, con un intervallo di tensione in ingresso da 5,6 a 21 V, contiene tre controller step-down, tre convertitori step-down, un regolatore lineare a bassa caduta di tensione (LDO) sink o source, tre regolatori LDO a bassa tensione di ingresso e tre interruttori di carico (Figura 5).

Schema a blocchi funzionale relativo a TPS650860 di Texas Instruments (fare clic per ingrandire)

Figura 5: Lo schema a blocchi funzionale relativo a TPS650860 di Texas Instruments mostra 13 uscite regolate con controllo totale del loro sequenziamento. (Immagine per gentile concessione di Texas Instruments)

Questo dispositivo ha 13 uscite regolate per soddisfare le esigenze di alimentazione dell'FPGA o di altri dispositivi di carico.

I convertitori buck includono uno stadio di potenza integrato, mentre i controller buck ne richiedono uno esterno. Sia i convertitori che i controller hanno ingressi di rilevamento della tensione integrati per monitorare le uscite che possono essere controllate per il sequenziamento. Gli interruttori di carico includono il controllo della velocità di variazione che permette la programmazione dei relativi rail per uno qualsiasi dei tre tipi di sequenza: sequenziale, raziometrica o simultanea.

Grazie all'interfaccia I2C, l'unità TPS650860 è facilmente controllabile o per mezzo di un controller embedded o con un gestore SoC associato. Questo circuito di gestione dell'alimentazione offre una flessibilità di controllo estremamente avanzata.

Conclusione

Esistono diversi metodi per controllare l'ordine di avvio o spegnimento dell'alimentazione e possono essere molto semplici ma anche alquanto complessi. Differiscono per numero di rail controllati, per precisione e gamma di funzioni di controllo, oltre che per il costo.

Esonero della responsabilità: le opinioni, le convinzioni e i punti di vista espressi dai vari autori e/o dai partecipanti al forum su questo sito Web non riflettono necessariamente le opinioni, le convinzioni e i punti di vista di Digi-Key Electronics o le sue politiche.

Informazioni su questo autore

Art Pini

Arthur (Art) Pini è un autore che contribuisce ai contenuti di Digi-Key Electronics. Art ha conseguito una laurea in ingegneria elettrica presso il City College di New York e un master in ingegneria elettrotecnica presso la City University di New York. Ha oltre 50 anni di esperienza nell'elettronica e ha lavorato in ruoli chiave di ingegneria e marketing presso Teledyne LeCroy, Summation, Wavetek e Nicolet Scientific. È interessato nella tecnologia di misurazione e ha una vasta esperienza con oscilloscopi, analizzatori di spettro, generatori di forme d'onda arbitrarie, digitalizzatori e contatori.

Informazioni su questo editore

Editori nordamericani di Digi-Key